CMOS场效应管寄生双极晶体管被触发导通，通常把这种现像叫作闩锁效应。 电源与地间有低阻通路，大电流，因此产生让电路无法工作的情况，或是电路被烧毁。 pnp（npn）二极管结构：源→阱→衬底 自身n阱→p衬底已形成反偏结构， CMOS场效应管家电路的闩锁效应：n阱中的p掺杂的电压高于n阱的阱电位，即殂成。

电平=1.8V 或3.3V 选一个NMOS场效应管WNM2021 注意：参数，导通电阻，开关速度，打开门限电压， NMOS场效应管相关参数：左→右 1.8V→3.3V IO_1.8=高电平，MOS关断，IO_3.3=高电平 IO_1.8=低电平 Vgs = 1.8V>Vgs(th) MOS导通，IO_3.3=低电平 IO_1.8=高阻态，MOS关断，IO_3.3=高电平右→左 IO_3.3=高电平，MOS关断，IO_1.8=高电平 IO_3.3=低电平

整流桥 让电源无极性 解析：在电路中电源不管是正接或是反接，都可正常工作。 整流桥组成：二极管4个即可。 在交流转直流的整流电路中，在交流的每个周期有两个二极管同时导通，另外两个二极管截止，依次轮换。 整流桥仿真电路 整流桥所实现的仿真电路如下图所示 电源：正接或反接，负载LED都发光 即整流桥实现电源的无极性。

MOS场效应管应用于推挽和开漏输出电路图分析 推挽和开漏输出电路图如下所示 开漏模式：可读IO输入电平变化 端口也可作双向IO使用，推挽输出: 可以输出高，低电平，连接数字器件 输出 0 ，N-MOS场效应管 导通，P-MOS 高阻，输出0 输出 1 ，N-MOS场效应管 高阻，P-MOS 导通，输出1 不需要外部上拉电路

MOS场效应管绝对最大额定值分析绝对最大额定值的项目与其他特性之间大多存在着密切的联系，因此必须注意不要使各个项目同时达到最大额定值。 MOS场效应管漏极/源极耐压VDSS 该项表示在栅极/源极之间短路时,可外加到漏极/源极之间的最大电压。VDSS 因温度的变化而产生波动. 当如下图所示的结温Tj上升到100°C时，V(BR)DSS增加约10%。必须注意当Tj下降时，V(BR)DSS也会以相同的比率下降。

MOS场效应管开关时间受到测量电路的信号源阻抗RS与漏极负载电阻RL很大的影响。 测量条件对VDD、RL、VGS、 ID以及测量电路作了规定。 信号源阻抗规定连接50Ω的脉冲发生器。 实际使用时，通过减小RS实现高 速化。 该项几乎不受温度的影响。 接通延迟时间td(on)：从输入栅压波形上升10%到输出电压波形上升10%的时间。 该值略受VGS(off) 值的影响， VGS(off)的值越小时间越短。

如下图所示MOS场效应管中栅极充电电荷量Qg的测量电路 原理：当在栅极以恒流Ig驱动时间轴t时，时间轴 t乘以Ig，这样，时间轴可作为电荷量Qg来读取。如下曲线图所示在2SK299中实际测量Turn-on、Turn-off时的Qg-VGS·VDS特性。纵轴为漏极/源极电压VDS、 栅极/源极电压VGS，横轴为MOS场效应管栅极充电电荷量Qg。

因Mos管可作是一个开关管并一个体二极管，控制此Mos管 当无输出电流时，关断开关管、由体二极管去阻断，有输出出电流时使开关管导通，从而可以保证单向导电同时也减少正向导通时发生的损耗。 以上2个电路图需要一个额外的辅助电压。 此电路的关键因素之一是如何正确、恰当的去控制Mos管的开关。而严格的讲上图中电路一般是不能胜任的，因为Q2的BE结电压与D1的导通压降一般不相等，如何保证他们的电压相等，从而使Mos管恰当的开关，如下电路：

在MOS场效应管中VG控制整个晶体管的开与关 电平较低的一端被认为是源极，衬底和地相连 晶体管状态由VG控制 VG为低电平=源极漏极之间无连接 ， 晶体管断开 ——开关断开 VG为高电平=源极和漏极之间相连接——晶体管导通——开关闭合 电平较高的一段被认为是源极，衬底和VDD相连 晶体管状态由BG控制 VG为高电平 =源极漏极之间无连接  晶体管断开——开关断开

在USB未接入情况下 闭合S2 电流流过PMOS场效应管的体二极管 PMOS场效应管的S极电位为正 G极电位为0 Vgs<0 且小于Vgsth(CJ2301 Vgs(th)为-1V )， PMOS导通 当S1闭合 USB接入时 G极电位为USB对地电位 而S极电位为原来负载端电位  Vgs>0 且 因而PMOS关闭 体二极管为D极指向S极因此电流无法反流